PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-274919

(43) Date of publication of application: 08.10.1999

(51)Int.CI.

H03L 7/06 G06K 17/00

H04L 27/227

(21)Application number: 10-078694

(71)Applicant: SONY CORP

(22)Date of filing:


26.03.1998

(72)Inventor: ARISAWA SHIGERU

(54) PLL CIRCUIT, DEMODULATION CIRCUIT, IC CARD AND IC CARD PROCESSING UNIT

(57) Abstract:

PROBLEM TO BE SOLVED: To surely process with a simple configuration an input signal, even when the deteriorated input signal is received by applying a PLL circuit and a demodulation circuit to the IC card that receives/outputs various data, for example, with out making contact, and to the IC card processing unit that makes data communication with the IC card with respect to the PLL circuit, the demodulation circuit, the IC card and the IC card processing unit. SOLUTION: The phase shift of a leading edge a trailing edge is calculated by selectively averaging phase comparison results S7 to be an oscillated output signal S5 and a binary signal S3, the phase shift is used to control an oscillated output signal S6, a control direction is decided, based on the polarity of a phase comparison result between oscillation output signals with a phase difference of 90 degrees, and the oscillated output signal is controlled in this control direction.



LEGAL STATUS

[Date of request for examination]

03.12.2004

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

This Page Blank (uspio)

rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

This Page Blank (uspin)

(11)特許出願公開番号

特開平11-274919

(43) 公開日 平成11年(1999) 10月8日


6	· ·					
(51) Int. Cl. ⁶	識別記 号	FI				
H03L 7/06		H03L 7/06 H				
G06K 17/00		G06K 17/00 F				
H04L 27/227	\cdot	H04L 27/22 B				
110-12 217 227		11072 21722 0				
		•				
-		審査請求 未請求 請求項の数32 OL (全14	良			
(21) 出願番号	特願平10-78694	(71) 出願人 000002185				
		ソニー株式会社				
(22) 出願日	平成10年(1998) 3月26日	東京都品川区北品川 6 丁月 7 番35号				
		(72) 発明者 有沢 : 繁				
		東京都品川区北品川6丁目7番35号 ン				
		一株式会社内				
		(74)代理人 弁理士 多田 繁範				
. •						
•						
•			•			
•	A Company of the Comp					
v	•	· ·				
		The state of the s				
		The second of th				
						

(54) 【発明の名称】 P L L 回路、復調回路、 I Cカード及び I Cカード処理装置

(57) 【要約】

【課題】本発明は、PLL回路、復調回路、ICカード及びICカード処理装置に関し、例えば非接触により種々のデータを入出力するICカードと、このICカードとデータ通信するICカード処理装置に適用して、簡易な構成で、入力信号が劣化した場合でも確実に入力信号を処理することができるようにする。

【解決手段】発振出力信号S5と2値化信号S3の位相 比較結果S7を選択的に平均値化して立ち上がリエッジ 又は立ち下がリエッジの何れかに対する位相ずれ量を計 算し、この位相ずれ量より発振出力信号S6を制御し、 また90度位相の異なる発振出力信号による位相比較結 果の正負を基準にして制御方向を決定し、この制御方向 に発振出力信号を制御する。



【特許請求の範囲】

【請求項1】 所望の伝送系を介して伝送された入力信 号より、前記入力信号のクロックを再生するPLL回路 において、

前記入力信号を2値化して2値化信号を生成する2値化 手段と、

制御信号により発振出力信号の周波数を可変する信号生 成手段と、

前記発振出力信号と前記2値化信号とを位相比較し、位 相比較結果を出力する位相比較手段と、

前記位相比較結果を選択的に平均値化し、前記発振出力 信号の立ち上がりエッジに対する前記 2 値化信号の第 1 の位相ずれ量と、前記発振出力信号の立ち下がりエッジ に対する前記2値化信号の第2の位相ずれ量とを計算 し、前記第1又は第2の位相ずれ量より前記制御信号を 出力する位相比較結果処理手段と、

前記第2又は第1の位相ずれ量の検出結果に基づいて、 前記発振出力信号の位相を補正して前記クロックを出力 する位相補正手段とを備えることを特徴とするPLL回 路。

前記入力信号がPSK変調信号でなるこ 【請求項2】 とを特徴とする請求項1に記載のPLL回路。

【請求項3】 前記入力信号がマンチェスタ符号による 変調信号でなることを特徴とする請求項1に記載のPL L回路。

【請求項4】 所望の伝送系を介して伝送された入力信 号より、前記入力信号を介して伝送されるデータ列を再 生する復調回路において、

前記入力信号を2値化して2値化信号を生成する2値化 手段と、

制御信号により発振出力信号の周波数を可変する信号生 成手段と、

前記発振出力信号と前記2値化信号とを位相比較し、位 相比較結果を出力する位相比較手段と、

前記位相比較結果を選択的に平均値化し、前記発振出力 信号の立ち上がりエッジに対する前記2値化信号の第1 の位相ずれ量と、前記発振出力信号の立ち下がりエッジ に対する前記2値化信号の第2の位相ずれ量とを計算 し、前記第1又は第2の位相ずれ量より前記制御信号を 出力する位相比較結果処理手段と、

前記第2又は第1の位相ずれ量の検出結果に基づいて、 前記発振出力信号の位相を補正してタイミング補正信号 を出力するタイミング補正手段と、

前記タイミング補正信号により前記2値化信号をラッチ するラッチ手段とを備えることを特徴とする復調回路。

【請求項5】 前記入力信号がPSK変調信号でなるこ とを特徴とする請求項4に記載の復調回路。

前記入力信号がマンチェスタ符号による 【請求項6】 変調信号でなることを特徴とする請求項4に記載の復調 回路。

【請求項7】 アンテナを介して受信された送信信号か ら復調回路によりデータ列を復調して処理するICカー ドにおいて.

2

前記復調回路は、

前記送信信号より得られる変調信号を2値化して2値化 信号を生成する2値化手段と、

制御信号により発振出力信号の周波数を可変する信号生 成手段と、

前記発振出力信号と前記2値化信号とを位相比較し、位 10 相比較結果を出力する位相比較手段と、

前記位相比較結果を選択的に平均値化し、前記発振出力 信号の立ち上がりエッジに対する前記2値化信号の第1 の位相ずれ量と、前記発振出力信号の立ち下がりエッジ に対する前記2値化信号の第2の位相ずれ量とを計算 し、前記第1又は第2の位相ずれ量より前記制御信号を 出力する位相比較結果処理手段と、

前記第2又は第1の位相ずれ量の検出結果に基づいて、 前記発振出力信号の位相を補正してタイミング補正信号 を出力するタイミング補正手段と、

20 前記タイミング補正信号により前記2値化信号をラッチ して前記データ列を再生するラッチ手段とを備えること を特徴とするICカード。

【請求項8】 前記変調信号がPSK変調信号でなるこ とを特徴とする請求項7に記載の1Cカード。

【請求項9】 前記変調信号がマンチェスタ符号による 信号でなることを特徴とする請求項7に記載の I Cカー ۲.

【請求項10】 アンテナを介して受信された応答信号 から、復調回路を用いてICカードより送出されたデー 30 夕列を復調して処理するICカード処理装置において、 前記復調回路は、

前記応答信号より得られる変調信号を2値化して2値化 信号を生成する2値化手段と、

制御信号により発振出力信号の周波数を可変する信号生 成手段と、

前記発振出力信号と前記 2 値化信号とを位相比較し、位 相比較結果を出力する位相比較手段と、

前記位相比較結果を選択的に平均値化し、前記発振出力 信号の立ち上がりエッジに対する前記2値化信号の第1 40 の位相ずれ量と、前記発振出力信号の立ち下がりエッジ に対する前記2値化信号の第2の位相ずれ量とを計算 し、前記第1又は第2の位相ずれ量より前記制御信号を 出力する位相比較結果処理手段と、

前記第2又は第1の位相ずれ量の検出結果に基づいて、 前記発振出力信号の位相を補正してタイミング補正信号 を出力するタイミング補正手段と、

前記タイミング補正信号により前記2値化信号をラッチ して前記データ列を再生するラッチ手段とを備えること を特徴とするICカード処理装置。

【請求項11】 前記変調信号がPSK変調信号でなる

50

ことを特徴とする請求項10に記載のICカード処理装 置。

【請求項12】 前記変調信号がマンチェスタ符号によ る信号でなることを特徴とする請求項10に記載のIC カード処理装置。

【請求項13】 所望の伝送系を介して伝送された入力 信号より、前記入力信号のクロックを再生するPLL回 路において、

前記入力信号を2値化して2値化信号を生成する2値化 手段と、

制御信号により周波数を可変して、第1の発振出力信号 と、前記第1の発振出力信号に対して9.0度位相の異な る第2の発振出力信号を出力する信号生成手段と、

前記第1の発振出力信号と前記2値化信号とを位相比較 し、第1の位相比較結果を出力する第1の位相比較手段 1. 1. 1. 1. 1. 1. 1. 1.

前記第2の発振出力信号と前記2値化信号とを位相比較 し、第2の位相比較結果を出力する第2の位相比較手段 1. 为为于第三

前記第1及び第2の位相比較結果の正負に基づいて制御 20 方向を決定し、前記制御方向に基づいて前記制御信号を 出力して前記信号生成手段の動作を制御する制御手段と を備えることを特徴とするPLL回路。

【請求項14】 前記入力信号がPSK変調信号でなる ことを特徴とする請求項13に記載のPLL回路。

【請求項15】 前記入力信号がマンチェスタ符号によ る変調信号でなることを特徴とする請求項13に記載の PLL回路。

【請求項16】 前記信号生成手段は、

所定の基準信号を所定の分周比により分周して前記第1 及び第2の発振出力信号を出力し、、

前記制御手段は、

前記制御信号により前記分周比を順次段階的に切り換え て、前記信号生成手段の動作を制御することを特徴とす る請求項13に記載のPLL回路。

【請求項17】 前記制御手段は、

前記第1及び第2の位相比較結果に基づいて、前記第1 及び第2の位相比較結果を切り換え前記制御方向を決定 することを特徴とする請求項13に記載のPLL回路。

【請求項18】 所望の伝送系を介して伝送された入力 40 信号より、前記入力信号を介して伝送されるデータ列を 再生する復調回路において、 . ` .

前記入力信号を2値化して2値化信号を生成する2値化 手段と、

制御信号により周波数を可変して、第1の発振出力信号 と、前記第1の発振出力信号に対して90度位相の異な る第2の発振出力信号を出力する信号生成手段と、

前記第1の発振出力信号と前記2値化信号とを位相比較 し、第1の位相比較結果を出力する第1の位相比較手段 ٤.

前記第2の発振出力信号と前記2値化信号とを位相比較 し、第2の位相比較結果を出力する第2の位相比較手段 ٤.

前記第1及び第2の位相比較結果の正負に基づいて制御 方向を決定し、前記制御方向に基づいて前記制御信号を 出力して前記信号生成手段の動作を制御する制御手段と を備え、

前記第1又は第2の位相比較結果により前記データ列を 出力することを特徴とする復調回路。

【請求項19】 前記入力信号がPSK変調信号でなる 10 ことを特徴とする請求項18に記載の復調回路。

【請求項20】 前記入力信号がマンチェスタ符号によ る変調信号でなることを特徴とする請求項18に記載の 復調回路。

【請求項21】 前記信号生成手段は、

所定の基準信号を所定の分周比により分周して前記第1 及び第2の発振出力信号を出力し、

前記制御手段は、

前記制御信号により前記分周比を順次段階的に切り換え て、前記信号生成手段の動作を制御することを特徴とす る請求項18に記載の復調回路。

【請求項22】 前記制御手段は、

前記第1及び第2の位相比較結果に基づいて、前記第1 及び第2の位相比較結果を切り換えて前記制御方向を決 定することを特徴とする請求項18に記載の復調回路。

【請求項23】 アンテナを介して受信された送信信号 から復調回路によりデータ列を復調して処理するICカ ードにおいて、

1...

前記復調回路は、

30 前記送信信号を2値化して2値化信号を生成する2値化 The Park of the Control of the Control 手段と、

制御信号により周波数を可変して、第1の発振出力信号 と、前記第1の発振出力信号に対して90度位相の異な る第2の発振出力信号を出力する信号生成手段と、

前記第1の発振出力信号と前記2値化信号とを位相比較 し、第1の位相比較結果を出力する第1の位相比較手段

前記第2の発振出力信号と前記2値化信号とを位相比較 し、第2の位相比較結果を出力する第2の位相比較手段

前記第1及び第2の位相比較結果の正負に基づいて制御 方向を決定し、前記制御方向に基づいて前記制御信号を 出力して前記信号生成手段の動作を制御する制御手段と を備え、

前記第1又は第2の位相比較結果により前記データ列を 出力することを特徴とするICカード。

前記送信信号がPSK変調信号でなる 【請求項24】 ことを特徴とする請求項23に記載のICカード。

【請求項25】 前記送信信号がマンチェスタ符号によ 50 る変調信号でなることを特徴とする請求項23に記載の

ICカード。

【請求項26】 前記信号生成手段は、

所定の基準信号を所定の分周比により分周して前記第1 及び第2の発振出力信号を出力し、

前記制御手段は、

前記制御信号により前記分周比を順次段階的に切り換えて、前記信号生成手段の動作を制御することを特徴とする請求項23に記載のICカード。

【請求項27】 前記制御手段は、

前記第1及び第2の位相比較結果に基づいて、前記第1 及び第2の位相比較結果を切り換えて前記制御方向を決 定することを特徴とする請求項23に記載のICカー ド。

【請求項28】 アンテナを介して受信された応答信号から、復調回路を用いて I Cカードより送出されたデータ列を復調して処理する I Cカード処理装置において、前記復調回路は、

前記応答信号を2値化して2値化信号を生成する2値化 手段と、

制御信号により周波数を可変して、第1の発振出力信号 20 と、前記第1の発振出力信号に対して90度位相の異なる第2の発振出力信号を出力する信号生成手段と、

前記第1の発振出力信号と前記2値化信号とを位相比較 し、第1の位相比較結果を出力する第1の位相比較手段 と、

前記第2の発振出力信号と前記2値化信号とを位相比較 し、第2の位相比較結果を出力する第2の位相比較手段 と、

前記第1及び第2の位相比較結果の正負に基づいて制御方向を決定し、前記制御方向に基づいて前記制御信号を 30出力して前記信号生成手段の動作を制御する制御手段とを備え

前記第1又は第2の位相比較結果により前記データ列を 出力することを特徴とする1Cカード処理装置。

【請求項29】 前記応答信号がPSK変調信号でなることを特徴とする請求項28に記載のICカード処理装置。

【請求項30】 前記応答信号がマンチェスタ符号による変調信号でなることを特徴とする請求項28に記載のICカード処理装置。

【請求項31】 前記信号生成手段は、

所定の基準信号を所定の分周比により分周して前記第1 及び第2の発振出力信号を出力し、

前記制御手段は、

前記制御信号により前記分周比を順次段階的に切り換えて、前記信号生成手段の動作を制御することを特徴とする請求項28に記載のICカード処理装置。

【請求項32】 前記制御手段は、

前記第1及び第2の位相比較結果に基づいて、前記第1 値化する。位相比較回路3は、この2値化回路2より出及び第2の位相比較結果を切り換えて前記制御方向を決 50 力される2値化信号SAと制御型発振回路4より出力さ

定することを特徴とする請求項28に記載のICカード 処理装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、PLL回路、復調回路、ICカード及びICカード処理装置に関し、例えば非接触により種々のデータを入出力するICカードと、このICカードとデータ通信するICカード処理装置に適用することができる。本発明は、発振出力信号と2値化信号の位相比較結果を選択的に平均値化して立ち上がりエッジ又は立ち下がりエッジの何れかに対する位相ずれ量を計算し、この位相ずれ量より発振出力信号を制御することにより、また90度位相の異なる発振出力信号による位相比較結果の正負を基準にして制御方のとにより、簡易な構成で、入力信号が劣化した場合でも確実に入力信号を処理することができるようにする。

[0002]

【従来の技術】従来、ICカードを用いたICカードシステムにおいては、交通機関の改札システム、部屋の入退出管理システム等に適用されるようになされている。このようなICカードシステムは、ユーザーの携帯するICカードと、これらICカードとの間で種々のデータを送受するリードライタ(すなわちICカード処理装置でなる)とにより構成され、これらICカード及びリードライタ間で非接触により種々のデータを送受するようになされたものが提案されている。

【0003】すなわちこの種のICカードシステムにおいて、リードライタは、所定周波数の搬送波を所望のデータ列により変調して送信信号を生成し、この送信信号をICカードに送出する。

【0004】 I Cカードは、アンテナを介してこの送信信号を受信し、この送信信号よりリードライタから送出されたデータを復調する。さらに I Cカードは、この受信したデータに応じて、内部に保持する個人情報等のデータを所定の搬送波により変調してリードライタに送出する。

【0005】リードライタは、このICカードより送出されたデータを受信し、この受信したデータより、改札40 機の扉を開閉し、また部屋の入退出を許可するようになされている。

【0006】このようなICカードシステムにおいては、図11に示すような復調器を用いて、リードライタより送出されたデータを受信し、またICカードより送信されたデータを受信するようになされている。

【0007】すなわちこの復調器1は、アンテナ入力より復調されたPSK変調信号S1をリミッタ回路構成の2値化回路2に入力し、ここでPSK変調信号S1を2値化する。位相比較回路3は、この2値化回路2より出力される2値化信号SAと制御型発振回路4とU出力さ

6

れるクロック C K とを位相比較するイクスクルーシブオア回路等により構成され、位相比較結果をローパスフィルタ (LPF) 5 に出力する。ローパスフィルタ 5 は、位相比較結果を帯域制限し、制御型発振回路 4 の制御信号を生成する。制御型発振回路 4 は、この制御信号に応じて発振周波数を可変する。

【0008】これにより復調器1は、PLL回路を構成して2値化信号SAに位相同期したクロックCKを生成し、PSK変調信号よりクロックCKを再生する。ラッチ回路6は、このクロックCKにより2値化信号を順次 10ラッチし、これによりPSK変調信号S1を復調してなるデータ列D1を出力するようになされている。

[0009]

【発明が解決しようとする課題】ところでICカードシステムにおいては、ICカードとリードライタとの距離によりアンテナ入力が大きく変化する。これに伴ってマンチェスター符号によるPSK変調信号等においては、PSK変調信号SIの波形が著しく劣化し、またS/N比も大きく劣化する。

【0010】このようになると従来の復調器は、PSK 20 変調信号S1を2値化して得られる2値化信号においてデューティ比が変化し、これにより2値化信号SAより PSK変調信号S1のクロックを正しく再生することが 困難になる問題がある。このようにクロックを正しく再生することが困難になると、その分正しくデータ再生することも困難になる。

【0011】この問題を解決する1つの方法として、コスタスループによりPSK変調信号を復調する方法が考えられる。ところがコスタスループは、アナログ信号処理によりPSK変調信号を処理することにより、簡易な 30 構成が求められる I Cカードにおいては、適用することが困難な欠点がある。

【0012】本発明は以上の点を考慮してなされたもので、簡易な構成で、入力信号が劣化した場合でも確実に入力信号を処理することができるPLL回路、復調回路、これらを使用したICカード及びICカード処理装置を提案しようとするものである。

[0013]

【課題を解決するための手段】かかる課題を解決するため本発明においては、PLL回路において、発振出力信 40号と2値化信号との位相比較結果を選択的に平均値化し、発振出力信号の立ち上がりエッジに対する2値化信号の第1の位相ずれ量と、発振出力信号の立ち下がりエッジに対する2値化信号の第2の位相ずれ量とを計算し、この第1又は第2の位相ずれ量より発振出力信号の周波数を制御する制御信号を出力し、さらに第2又は第1の位相ずれ量の検出結果に基づいて、発振出力信号の位相を補正してクロックを出力する。

【0014】また復調回路において、このクロックにより2値化信号を順次ラッチする。

【0015】またICカード及びICカード処理装置において、先の復調回路によりアンテナを介して受信された送信信号からデータ列を復調する。

【0016】またPLL回路に適用して、第1の発振出力信号と2値化信号との第1の位相比較結果、この第1の発振出力信号に対して90度位相の異なる第2の発振出力信号と前記2値化信号との第2の位相比較結果を得、この第1及び第2の位相比較結果の正負に基づいて制御方向を決定し、この制御方向に基づいて信号生成手段の動作を制御する。

【0017】また復調回路において、この第1又は第2 の位相比較結果により前記データ列を出力する。

【0018】またICカード及びICカード処理装置において、先の復調回路によりアンテナを介して受信された送信信号からデータ列を復調する。

【0019】、PLL回路において、発振出力信号と2値化信号との位相比較結果を選択的に平均値化し、発振出力信号の立ち上がりエッジに対する2値化信号の第1の位相ずれ量と、発振出力信号の立ち下がりエッジに対する2値化信号の第2の位相ずれ量とを計算すれば、ノイズによる影響を回避して第1及び第2の位相ずれ量を計算することができる。またこの第1又は第2の位相ずれ量より発振出力信号の周波数を制御する制御信号を記すれば、2値化信号のデューティ比が変化する場合でも、発振出力信号の立ち上がりエッジ又は立ち下がりエッジの何れかが2値化信号に位相同期するように、発振出力信号を制御することができる。これにより残る第2又は第1の位相ずれ量の検出結果に基づいて、発振出力信号の位相を補正してクロックを出力すれば、入力信号のクロックを再生することができる。

【0020】これにより復調回路において、このクロックにより2値化信号を順次ラッチすれば、入力信号が劣化した場合でも、入力信号により伝送されたデータを確実に復調することができる。

【0021】またICカード及びICカード処理装置に おいて、先の復調回路によりアンテナを介して受信され た送信信号からデータ列を復調すれば、ICカード及び ICカード処理装置間の距離が変化して送信信号が劣化 した場合でも、確実にデータを受信することができる。 【0022】またPLL回路に適用して、第1の発振出 力信号と2値化信号との第1の位相比較結果、この第1 の発振出力信号に対して90度位相の異なる第2の発振 出力信号と前記2値化信号との第2の位相比較結果にお いては、2値化信号のクロックに対する発振出力信号の 周波数の変位により値が変化する。さらにこの位相比較 結果の値が、第1の発振出力信号と第2の発振出力信号 との位相差に対応して変化することになる。これにより 第1又は第2の位相比較結果を選択的に使用して位相同 期させることができ、またこの第1又は第2の位相比較 50 結果の正負により符号の切り換わりを検出することがで

9

きる。これによりこの第1及び第2の位相比較結果の正 負に基づいて制御方向を決定し、この制御方向に基づい て信号生成手段の動作を制御すれば、第1の発振出力信 号又は第2の発振出力信号をクロックに位相同期させる ことができる。このとき第1及び第2の位相比較結果の 正負に基づいて制御方向を決定し、この制御方向に基づ いて信号生成手段の動作を制御すれば、簡易な構成によ り位相同期させることができる。

【0023】これにより復調回路において、この第1又は第2の位相比較結果によりデータ列を出力して、入力 10 信号により伝送されたデータを簡易かつ確実に復調することができる。

【0024】またICカード及びICカード処理装置において、先の復調回路によりアンテナを介して受信された送信信号からデータ列を復調すれば、ICカード及びICカード処理装置間の距離が変化して送信信号が劣化した場合でも、確実にデータを受信することができる。【0025】

【発明の実施の形態】以下、適宜図面を参照しながら本 発明の実施の形態を詳述する。

【0026】(1)第1の実施の形態

図2は、本発明の第1の実施の形態に係るICカードシステムを示すブロック図である。このICカードシステム11は、例えば交通機関の改札システムに適用して、ICカード12とリードライタ13間でデータ交換する。

【0027】ここでICカード12は、集積回路を実装した基板と保護シートとを積層してカード形状に形成される。ICカード12は、この基板上の配線パターンによりループアンテナ14が形成される。またこの基板上30に実装した集積回路により、変復調回路15及び信号処理回路16が形成される。

【0028】ここでループアンテナ14は、リードライタ13のループアンテナ18と結合して、このループアンテナ18より送出された送信信号を受信すると共に、変復調回路15で生成した応答信号を放射する。

【0029】変復調回路15は、ループアンテナ14で受信した送信信号より、このICカード12の動作に必要な電力、クロック等を生成する。さらに変復調回路15は、この電力、クロックにより動作して、送信信号よ40リリードライタ13より送出されたデータ列(以下送信データ列と呼ぶ)D(R→C)を復調して信号処理回路16に出力する。またこの送信データ列D(R→C)により送信が促されて信号処理回路16より入力されるデータ列(以下応答データ列と呼ぶ)D(C→R)より応答信号を生成し、この応答信号によりループアンテナ14を駆動して応答信号を放射する。

【0030】信号処理回路16は、変復調回路15で生 クロックを用いてこの成した電力、クロックにより動作して、送信データ列D この送信信号に重量さ ($R \rightarrow C$) を解析し、必要に応じて応答データ列D (C 50 信号S1を復調する。

→R) を変復調回路15に出力する。

【0031】リードライタ13において、変復調回路19は、SPU(シグナルプロセスユニット)20より入力される送信データ列D(R→C)より送信信号を生成し、この送信信号によりループアンテナ18を駆動する。また変復調回路19は、このループアンテナ18で受信された応答信号を信号処理して、ICカード12より送出された応答データ列D(C→R)を復調し、この応答データ列D(C→R)を復調し、この応答データ列D(C→R)をSPU20に出力する。

【0032】 SPU20は、比較的簡易な処理手順を実行する演算処理ユニットにより構成され、ICDード12に送信する送信データ列D($R \rightarrow C$)を変復調回路9に送出し、またこの変復調回路19より入力される応答データ列D($C \rightarrow R$)を処理する。この処理において、SPU20は、必要に応じて表示部21に処理経過、処理結果を表示する。また入力部22からのコマンドにより動作を切り換え、必要に応じて外部装置23との間で処理手順等のデータを入出力する。

【0033】図3は、ICカード12の変復調回路15 20 と、リードライタ13の変復調回路19とを示すブロック図である。

【0034】この変復調回路19において、変調器27は、SPU20より入力される送信データ列D(R→C)を所定周波数F1のクロックCK1によりPSK変調し、マンチェスター符号によるPSK変調信号S1を出力する。変調器28は、変調器27より出力されるPSK変調信号S1を所定周波数Fmの主搬送波SmによりASK変調してループアンテナ18を駆動する。

【0035】これらによりリードライタ13は、送信データ列D(R→C)を2段階に変調して送信信号を生成し、この送信信号をループアンテナ18より送出する。 【0036】ICカード12側の変復調回路15において、電源供給回路29は、ループアンテナ14に誘起される送信信号を受け、この送信信号を整流して直流電源を生成する。電源供給回路29は、この直流電源をICカード12の各回路ブロックに供給し、これにより送信信号の電力により変復調回路15、信号処理回路16を動作させる。

【0037】キャリア抽出器30は、ループアンテナ14より送信信号を受け、この送信信号より主搬送波成分を抽出する。さらにこの主搬送波成分を動作クロックにして復調器32に出力する。さらにキャリア抽出器30は、この動作クロックを基準にして各種基準クロックを生成し、この基準クロックを信号処理回路16等に出力する。

【0038】復調器32は、ループアンテナ14より送信信号を受け、キャリア抽出器30より出力される動作クロックを用いてこの送信信号を処理することにより、この送信信号に重量されてなる変調器27のPSK変調信号S1を復調する。

12

【0039】バンドパスフィルタ33は、この復調器3 2より出力されるPSK変調信号S1を帯域制限するこ とにより、変調器27の出力信号S1に対応する信号成 分を選択的に出力する。

【0040】復調器34は、このバンドパスフィルタ3 3の出力信号より送信データ列 D (R→C)を復調し、 この送信データ列D(R→C)を信号処理回路16に出 力する。これにより I Cカード 1 2 では、リードライタ 13より送出された送信データ列 D(R→C)を受信で きるようになされている。

【0041】変調器35は、信号処理回路16よりリー ドライタ13に送出する応答データ列D(C→R)を受 け、この応答データ列 D $(C \rightarrow R)$ を所定周波数 F20クロックCK2によりPSK変調し、マンチェスター符 号によるPSK変調信号S2を出力する。

【0042】負荷回路36は、電源供給回路29より出 力される電源ラインに接続され、変調器25の出力信号 S2に応じて抵抗値を変化させる。これにより負荷回路 36は、電源供給回路29の負荷を出力信号S2に応じ て変化させ、ループアンテナ14より見た電源供給回路 20 29の入力インピーダンスを出力信号 S2に応じて変化 させる。これにより負荷回路36は、ループアンテナ1 4に誘起されてこのループアンテナ14から再輻射され る送信信号の電力を、変調器35の出力信号S2に応じ て変化させる。

【0043】このようにしてループアンテナ14から再 輻射される電力は、主に主搬送波Smによる電力であ り、ループアンテナ14の周囲においては、変調器35 の出力信号S2に応じて強度が変化する主搬送波Smに よる電磁界が形成されることになる。これにより変復調 30 回路15は、等価的に、変調器35の出力信号S1を主 搬送波SmによりASK変調して、リードライタ13に 対して応答データ列D (C→R)を搬送する応答信号を 生成し、この応答信号をループアンテナ14より輻射す る。

【0044】これにより負荷回路36は、電源供給回路 29と共に、データ列D(C→R)を2段階で変調する 変調回路を構成する。電源安定化回路37は、このよう に負荷の変化により変動する電源電圧を安定化させて出 力する。

【0045】復調器38は、このようにして生成されて ループアンテナ18に誘起される応答信号を受け、この 応答信号に重畳されてなる変調器35の出力信号S2を 復調する。

【0046】バンドパスフィルタ39は、この復調器3 8 の出力信号を帯域制限することにより、変調器 3 5 の 出力信号S2に対応する信号成分を選択的に出力する。 【0047】復調器40は、このバンドパスフィルタ3 9の出力信号より応答データ列D (C→R)を復調し、 このデータ列D (C→R) をSPU20に出力する。こ 50

れによりリードライタ13では、10カード12より送 出された応答データ列D(C→R)を受信できるように なされている。

【0048】このようにしてデータ列を送受するICカ ード12及びリードライタ13において、クロックCK 1 及びC K 2 の周波数 F 1 及び F 2 は、所定周波数だけ 異なる周波数により設定される。またこの周波数F1及 びF2は、図4に示すように、リードライタ13側の変 調器27より出力されるPSK変調信号S1と、この変 調器35より出力されるPSK変調信号S2とを周波数 軸上で見たとき、側波帯S1U、S1L及びS2U、S 2 L が重なり合わないように、またこれら P S K 変調信 号S1及びS2が重畳された際に、簡易な構成のバンド パスフィルタ33、39によりPSK変調信号S1及び S2の信号成分をそれぞれ抽出できるように、十分に離 間した周波数に設定される。

【0049】これによりICカード12及びリードライ タ13において、同時に、双方向でデータ交換できるよ うになされている。

【0050】図1は、それぞれ変復調回路15及び19 に適用される復調器34、40を示すブロック図であ る。 ICカードシステム11において、この復調器3 4、40は、処理する信号が異なる点を除いて同一に構 成されることにより、ICカード12側の復調器34に ついてだけ説明し、リードライタ13側の復調器40に ついては、図1において相違する箇所に対応する符号を 付して示し重複した説明を省略する。 ICカードシステ ム11においては、この復調器34、40においてマン チェスター符号によるPSK変調信号S1、S2を処理 してデータ列D $(R \rightarrow C)$ 、D $(C \rightarrow R)$ を復調する。

【0051】なおここでマンチェスター符号は、図5に 示すように、伝送に供するデータの論理レベルに応じ て、クロックの1周期で位相が反転するビットコーディ ングである(図5 (A)及び(B))。これによりPS K変調信号S1、S2においては、伝送に供するデータ の論理レベルに応じて、クロックCK1、CK2のエッ ジ情報が伝送されない場合が発生する。

【0052】 | Cカードシステム11においては、| C カード12とリードライタ13間の距離が離間すると、 復調されたPSK変調信号S1、S2のSN比が劣化 し、また波形歪みが発生することになる(図5 (C)). *****

【0053】2値化回路42は、リミッタ回路構成の2 値化回路により構成され、バンドパスフィルタ33より 入力されるPSK変調信号S1を2値化して2値化信号 S 3を出力する(図5(D))。この場合2値化信号S 3 においては、PSK変調信号S1、S2の波形が歪ん だ分、デューティ比が50〔%〕より変化して再生され ることになる。

【0054】発振器43は、PSK変調信号S1のクロ

ック C K 1 に対して所定倍の周波数を発振し、矩形波信 号による発振出力信号S4を出力する。可変型分周器4 4は、発振出力信号S4を分周し、PSK変調信号S1 のクロックCK1に対して約2倍の周波数による矩形波 の発振出力信号 S 5 を出力する。このとき可変型分周器 44は、一定の周期により制御信号 80正負を判定 し、この正負により順次分周比を可変する。2分周器4 5は、この発振出力信号 S 5 を 1 / 2 分周し、これによ リPSK変調信号S1のクロックにほぼ周波数が一致し てなる矩形波の発振出力信号S6を出力する。

【0055】エッジ位置ずれ量検出回路46は、発振出 カ信号S4のエッジのタイミングを基準にして2値化信 号S3の論理レベルを検出することにより、発振出力信 号S6の各エッジを中心にした1/2周期の範囲で、順 次2値化信号S3におけるエッジの有無、発振出力信号 S6のエッジに対して進み位相か遅れ位相かを検出して なる位相比較結果S7を出力する。

【0056】すなわち発振出力信号S4を基準にした連 続する論理レベルの検出において、2値化信号S3の論 理レベルが反転している場合、この場合対応する発振出 20 カ信号S6のエッジについては、2値化信号S3におい てエッジが存在すると判断することができる。また発振 出力信号S6のエッジのタイミングを基準にしてこの論 理レベルの反転を判定することにより、発振出力信号S 6のエッジに対する位相を判断することができる。これ によりエッジ位置ずれ量検出回路46は、発振出力信号 S6を基準にしてPSK変調信号S1のエッジの位置を 前後4分の1周期幅の範囲で検査して、エッジの有無と エッジのずれ量とを出力する位相比較器を構成する。

【0057】統計量計算回路47は、順次入力される位 30 相比較結果S7を所定期間保持し、これら保持した位相 比較結果S7を発振出力信号S6を基準にして処理する ことにより、この位相比較結果S7を保持する期間の間 で、発振出力信号 S 6 の立ち上がりエッジに対応する 2 値化信号S3のエッジの数と、発振出力信号S6の立ち 下がりエッジに対応する2値化信号S3のエッジの数と を集計する。また同様にして発振出力信号S6の立ち上 がり及び立ち下がり毎に、エッジのずれ量を集計して平 均値化する。

【0058】統計量計算回路47は、このようにして集 40 計したエッジの数より、エッジ数の多い方のエッジずれ 量の集計結果を選択し、この集計結果より2値化信号に 対応するエッジに対して発振出力信号S6が進み位相か 遅れ位相かを判定する。統計量計算回路47は、この判 定結果より、可変型分周器44に制御信号S8を出力 し、可変型分周器 4 4 の分周比を 1 分周単位で可変す る。

【0059】これにより統計量計算回路47は、位相比 較結果に基づいて、多くのエッジ情報を有してなる2値 化信号S3の立ち上がリエッジ又は立ち下がリエッジに 50 器34に入力され、ここで送信データ列D(R→C)が

対応する発振出力信号S6の位相ずれ量を計算し、この 位相ずれ量より発振出力信号S6の周波数を可変する位 相比較結果処理手段を構成する。

【0060】これにより発振器43、可変型分周器4 4、2分周器45、エッジ位置ずれ量検出回路46、統 計量計算回路47は、PLL回路を構成し、2値化信号 S3の立ち上がりエッジ又は立ち下がりエッジに対して はエッジのタイミングが一致し、PSK変調信号S1の クロックに対しては所定の位相差により位相同期してな 10 る発振出力信号S6を生成する(図5(E)及び

【0061】さらに統計量計算回路47は、制御信号S 8の出力に供して残る他方の位相ずれ量の計算結果 S 9 をサンプリング位置計算回路48に出力する。なお統計 量計算回路47は、エッジ位置ずれ量検出回路46で検 出した論理レベルを、発振出力信号S6の各エッジ、各 エッジの前後のタイミングでそれぞれ選択的に取り込ん で順次転送するラッチ群と、これらラッチ群の出力を加 算する加算回路と、これら加算回路の加算結果を比較す る比較回路とにより構成され、この比較結果を選択的に 出力して可変型分周器44に制御信号S8を出力し、ま たサンプリング位置計算回路48に計算結果S9を出力 するようになされている。

【0062】サンプリング位置計算回路48は、この計 算結果S9に基づいて、発振出力信号S6を遅延させる ことにより、PSK変調信号S1のクロックに対する発 振出力信号S6の位相差を徐々に補正し、クロックCK を出力する。

【0063】ラッチ回路49は、このクロックCKを基 準にして2値化信号53を順次ラッチすることにより、 データ列D(R→C)、D(C→R)を復調して出力す

【0064】以上の構成において、1Cカードシステム 11は(図2及び図3)、リードライタ13よりICカ ード12に送出する送信データ列D(R→C)が変調器 27で周波数F1のクロックCK1によりPSK変調さ れた後、周波数Fmの主搬送波Smにより変調されてル ープアンテナ18より送出される。

【0065】これによりICカード12がリードライタ 13に接近すると、ICカード12のループアンテナ1 4にこの主搬送波8mにより変調されてなる送信信号が 誘起される。この誘起された送信信号は、一部が電源供 給回路29によりICカード12の電力に変換され、こ の電力によりICカード12の変復調回路15、信号処 理回路16が駆動される。

【0066】さらにこのループアンテナ14より得られ る送信信号は、復調器32で変調器27の出力信号S1 が復調され、この信号成分がバンドパスフィルタ33で 帯域制限されて他の信号成分と分離された後、続く復調

復調される。

【0067】これによりこの送信データ列D(R→C) が信号処理回路16で解析されて、リードライタ13に 送出する応答データ列D(C→R)が生成され、この応 答データ列D(C→R)が変調器35に入力される。こ こでこの応答データ列D(C→R)は、周波数F2のク ロックCK2により変調され、この変調器35で生成さ れた PSK変調信号S2によりループアンテナ14の負 荷インピーダンスが可変されることにより、送信信号の 主搬送波 S m の振幅変調信号としてループアンテナ 1 4 10 より送出される。

【0068】これにより10カード12からリードライ タ13に応答データ列D(C→R)が送信される。この ようにして送信された応答データ列D(C→R)は、ル ープアンテナ14と結合するループアンテナ18により リードライタ13で受信され、この受信した信号でなる 応答信号が復調器38に入力され、これにより変調器3 5の出力信号 S 2 が復調される。さらにこの信号成分が バンドパスフィルタ39で帯域制限されることにより、 れ、ここで応答データ列D(C→R)が復調される。

【0069】このようにして送受される送信データ列D (R→C) 及び応答データ列D (C→R) は、周波数F 1及びF2のクロックCK1及びCK2によりPSK変 調されて、マンチェスター符号によるビットコーディン グにより伝送され(図5)、それぞれ I Cカード12と リードライタ13で復調された際に、ICカード12と リードライタ13との距離により、PSK変調信号S 1、 S 2 に波形歪みが発生する。

【0070】この受信されたPSK変調信号S1、S2:30 は(図1)、リミッタ回路構成の簡易な構成による2値 化回路42で2値化され、これにより2値化信号S3に おいては、ICカード12とリードライタ13との距離 により、デューティ比が大きく変化し、またノイズによ り論理レベルが変化することになる。

【0071】復調器34、40においては、発振器43 において、PSK変調信号S1のクロックCK1の周波 数F1に対して所定倍の矩形波信号による発振出力信号 S4が生成され、この発振出力信号S4が可変型分周器 44で分周されてPSK変調信号S1のクロックCK1 40 に対して約2倍の周波数による矩形波の発振出力信号 S 5が生成される。またこの発振出力信号 S 5が 2 分周器 45により1/2分周されてPSK変調信号S1のクロ ックCK1とほぼ周波数の等しい矩形波の発振出力信号 S6が生成される。

【0072】2値化信号S3は、エッジ位置ずれ量検出 回路46において、この発振出力信号S5との位相比較 により、発振出力信号 S 6 の各エッジを中心にした 1 / 2周期の範囲で、エッジの有無、発振出力信号 S 6 のエ

に続く統計量計算回路47において、発振出力信号S6 を基準にした統計処理により、発振出力信号S6の立ち 上がりエッジに対応する2値化信号S3のエッジの数 と、発振出力信号S6の立ち下がりエッジに対応する2 値化信号S3のエッジの数とが集計され、また同様にし て発振出力信号S6の立ち上がり及び立ち下がり毎に、 エッジのずれ量が集計される。

【0073】さらに集計したエッジの数より、エッジ数 の多い方のエッジずれ量の集計結果が選択され、この集 計結果より2値化信号S3の対応するエッジに対して発 振出力信号S6が進み位相か遅れ位相かが判定され、こ の位相ずれを補正するように、順次可変型分周器44の 分周比が切り換えられる。これにより 2 値化信号 S 3 の エッジに対して発振出力信号S6の立ち上がりエッジ又 は立ち下がりエッジが位相同期するように、発振出力信 号S6が位相制御される。

【0074】さらにこのようにして位相制御されてなる 発振出力信号S6が、制御信号S8の出力に供して残る 他方の位相ずれ量の計算結果 S 9 によりサンプリング位 他の信号成分と分離された後、続く復調器40に入力さ 20 置計算回路48で遅延され、これによりPSK変調信号 S1のクロックCK1に位相同期してなるクロックCK が生成され、このクロックCKにより2値化信号S3が 順次ラッチされてデータ列 D (R→C) が復調される。 【0075】これにより発振出力信号S6の一方のエッ ジが2値化信号S3と位相同期するように制御され、こ の発振出力信号S6のタイミングを他方のエッジの位相 差により補正してクロックCKが生成され、2値化信号 S3のデューティ比が変化した場合でも、正しくクロッ クCKが再生される。

> 【0076】さらにこのときエッジ数の多い方のエッジ ずれ量の集計結果が選択され、この集計結果より2値化 信号S3の対応するエッジに対して発振出力信号S6の 位相を制御することにより、マンチェスター符号による 場合のように、1クロックを単位にして位相が反転し、 クロックCKに同期して変調信号S1、S2の論理レベ ルが切り換わらない場合が発生しても、確実にクロック CKが再生される。またこのときエッジずれ量が集計さ れて処理されることにより、ノイズの影響が有効に回避 される。

【0077】以上の構成によれば、発振出力信号S6の 一方のエッジが2値化信号S3と位相同期するように発 振出力信号S6の周波数を制御し、この発振出力信号S 6のタイミングを他方のエッジの位相差により補正して クロックCKを生成することにより2値化信号S3のデ ューティ比が変化した場合でも、正しくクロックCKを 再生することができる。またエッジずれ量を集計して平 均値化することにより、ノイズの影響を有効に回避する ことができる。これらによりICカード及びリードライ 夕間の距離が変化し、入力信号でなるPSK変調信号が ッジに対して進み位相か遅れ位相かが検出される。さら 50 劣化した場合でも、簡易な構成で、入力信号を確実に処

理することができる。

【0078】(2)第2の実施の形態

図6は、第2の実施の形態に係るICカード及びICカ 一ド処理装置に適用される復調器を示すブロック図であ る。この図6に示す構成において、図1について上述し た復調器と同一の構成は、対応する符号を付して示し、 重複した説明は省略する。

【0079】この復調器50において、2値化回路51 は、PSK変調信号S1を2値化し、その2値化信号S 3 A と、この 2 値化信号 S 3 A の極性を反転してなる 2 値化信号S3Bとを出力する。

【0080】可変型分周器52は、発振器43の発振出 カ信号S4を分周し、PSK変調信号S1とほぼ周波数 の等しい第1の発振出力信号S6Q、この第1の発振出 カ信号S6Qに対して90度位相の異なる第2の発振出 力信号S6 I を出力する。

【0081】セレクタ53Qは、第1の発振出力信号S 6 Qを基準にして2値化信号S3A、S3Bを選択的に 出力することにより、第1の発振出力信号S6Qと2値 化信号S3Aとを排他的論理和により位相比較したと同 20 せることができる。 一の位相比較結果S7Qを出力する。

【0082】セレクタ53 Jは、第2の発振出力信号S 6 | を基準にして2値化信号S3A、S3Bを選択的に 出力することにより、第2の発振出力信号S61と2値 化信号S3Bとを排他的論理和により位相比較したと同 一の位相比較結果S7Iを出力する。

【0083】ローパスフィルタ(LPF)54Qは、位 相比較結果S7Qの移動平均を得、この移動平均値を復 調結果として出力する。ローパスフィルタ(LPF)5 4 1は、位相比較結果 S 7 1 の移動平均を出力する。

【0084】制御方向判定回路55は、ローパスフィル タ54Q及び54Iの出力信号を基準にして可変型分周 器52における分周比の可変方向を決定し、この可変方 向に従って制御信号S8を出力する。

【0085】すなわち図7に示すように、位相比較結果 S71、S7Qとの対比によりクロックCK1との間の 排他的論理和による位相比較結果をアナログ量S7Ⅰ A、S7QAにより示すと、クロックCK1に対して位 相が一致しているとき(位相差0及びπ/2のとき)、 位相比較結果S71、S7Qは、それぞれ大きな値が得 40 られ、このとき90度位相の異なる位相比較結果におい ては、値0の位相比較結果が得られる。さらにこれらの 値は、位相差の変化により三角波形状に変化する(図7 (A) 及び(B))。

【0086】この関係を位相比較結果S71、S7Qの 符号により示すと(図7(C)及び(D))、第2の位 相比較結果S71においては、-90度から90度の範 囲で値が正に立ち上がり、-90度から-180度の範 囲、90度から180度の範囲で値が負に立ち下がる。 またこれと90度位相の異なる第1の位相比較結果S7 50 相が、クロックCKの位相に近接しているか判断する。

Qにおいては、0度から90度の範囲で値が正に立ち上 がり、0度から-180度の範囲で値が負に立ち下が

【0087】これにより位相比較結果S71、S7Qの 符号により、2値化信号S3Aに対する位相ずれを大ま かに検出できることが判る。

【0088】これに対して2値化信号S3Aの生成基準 でなるマンチェスター符号においては、データの論理レ ベルに応じてクロックCKに対して0度、180度の位 10 相を形成する。この場合2値化信号S3Aを用いた位相 比較結果S71、S7Qにおいては、PSK変調信号S 1により伝送されるデータに応じて、クロックCK1に 対して位相同期する箇所が位相差0度、位相差180度 で切り換わることになる。

【0089】これにより位相比較結果S71により検出 される位相差が-90度~90度の範囲においては、矢 印aにより示すように、位相比較結果S7Qの位相差が 0度になるように制御して、位相比較結果 S 7 I の生成 基準でなる発振出力信号S61をクロックCKに同期さ

【0090】また位相比較結果S71により検出される 位相差が-180度~-90度、90度~180度の範 囲においては、矢印bにより示すように、位相比較結果 S7Qの位相差が180度になるように制御して、位相 比較結果S7Iの生成基準でなる発振出力信号S6Iを クロックCKに同期させることができる。

【0091】この関係に従って、制御方向判定回路55 は、図8に示すように、位相比較結果S71、S7Qの 符号をアドレスにしたテーブルを保持し、このテーブル 30 により制御方向を決定し、この制御方向により制御信号 S8を出力する。なおここでこの図8においては、制御 方向を+、-により示す。

【0092】図6に示す構成によれば、90度位相の異 なる発振出力信号による第1及び第2の位相比較結果よ り、この第1及び第2の位相比較結果の正負に応じて制 御方向を決定して発振周波数を可変したことにより、簡 易な構成で、PSK変調信号S1、S2が劣化した場合 でも、確実にクロックCKを再生してデータを復調する ことができる。

【0093】(3)第3の実施の形態

図9は、第3の実施の形態に係る復調器を示すブロック 図である。この復調器60は、図6において上述したセ レクタ53Q、531に代えてイクスクルーシブオア回 路(EX-OR) 61Q、611により位相比較結果S 7Q、S7Iを検出する。

【0094】切り換え回路62は、ローパスフィルタ5 4Q、541の出力を絶対値化して比較することによ り、ローパスフィルタ54Q、541の出力に対応する 第1及び第2の発振出力信号S6Q、S6Iの何れの位

さらにこの判断結果より、入力されたローパスフィルタ 54Q、54Iの出力を入れ換えて、制御方向判定回路 55に出力する。

【0095】これにより切り換え回路62は、図10において第1の発振出力信号S6Qによる位相をQアーム、第2の発振出力信号S6Iの位相をIアームにより示すように、PSK変調信号S1の位相が何れか近い側の位相に近づくように、位相比較結果S7I、S7Qを切り換え、その分立ち上がり時、高速度で位相同期できるようになされている。

【0096】図9に示す構成によれば、第3の実施の形態の構成に加えて、PSK変調信号S1の位相が何れか近い側の位相に近づくように、位相比較結果S71、S7Qを切り換えることにより、第2の実施の形態の効果に加えて、立ち上がり時、高速度で位相同期することができる。

【0097】(4)他の実施の形態

なお上述の第2及び第3の実施の形態においては、ローパスフィルタの出力より復調結果を出力する場合について述べたが、本発明はこれに限らず、別途ラッチ回路に 20より2値化信号をラッチして復調結果を出力してもよい。

【0098】さらに上述の実施の形態においては、送信信号の電力により I Cカードを動作させる場合について述べたが、本発明はこれに限らず、電池により動作させる場合等にも広く適用することができる。

【0099】また上述の実施の形態においては、マンチェスター符号によるPSK変調信号よりクロックを生成し、またデータを復調する場合について述べたが、本発明はこれに限らず、種々のPSK変調信号によりクロッ 30 クを生成し、またデータを復調する場合、さらにはASK変調信号よりクロックを生成する場合等、種々の変調信号よりクロックを生成し、またこのクロックを用いてデータを再生する場合に広く適用することができる。

【0100】また上述の実施の形態においては、本発明をICカード及びICカード処理装置でなるリードライタに適用する場合について述べたが、本発明はこれに限らず、種々のデータ伝送装置のPLL回路、復調回路に広く適用することができる。

[0101]

【発明の効果】上述のように本発明によれば、発振出力 信号と2値化信号の位相比較結果を選択的に平均値化し て立ち上がりエッジ又は立ち下がりエッジの何れかに対 する位相ずれ量を計算し、この位相ずれ量より発振出力信号を制御することにより、また90度位相の異なる発振出力信号による位相比較結果の正負を基準にして制御方向を決定し、この制御方向に発振出力信号を制御することにより、簡易な構成で、入力信号が劣化した場合でも確実に入力信号を処理することができる。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態に係るICカード及びリードライタに適用される復調器を示すプロック図で10 ある。

【図2】ICカードシステムの全体構成を示すプロック 図である。

【図3】図2のICカードシステムの変復調回路を示す ブロック図である

【図4】図2のICカードシステムにおける送信信号及び応答信号の周波数スペクトラムを示す特性曲線図である。

【図5】図1の復調器の動作の説明に供する信号波形図である。

0 【図6】本発明の第2の実施の形態に係るICカード及 びリードライタに適用される復調器を示すプロック図で ある。

【図7】図6の復調器の動作の説明に供する特性曲線図である。

【図8】図6の復調器の制御方向判定回路の説明に供する図表である。


【図9】本発明の第3の実施の形態に係るICカード及びリードライタに適用される復調器を示すプロック図である。


【図10】図9の復調器の動作の説明に供する特性曲線図である。

【図11】従来の復調器を示すブロック図である。 【符号の説明】


1、34、40、50、60……復調器、2、43、5 1……2値化回路、3……位相比較回路、4……制御型 発振回路、5、541、54Q……ローパスフィルタ、 6、49……ラッチ、11……ICカードシステム、1 2……ICカード、13……リードライタ、15、19 ……変復調回路、46……エッジ位置ずれ量検出回路、


40 47……統計量計算回路、48……サンプリング位置計算回路、531、53Q……セレクタ、55……制御方向判定回路、611、61Q……イクスクルーシブオア 回路、62……切り換え回路







[図3]







[図6]



[図8]

位相ずれ	- x		-1/2 π		0		1/2π		π
\$71	-	-	0	+	+	+	0	-	-
57Q	0	-	-	_	D	+	+	+	0
制御方向	0	+	-	-	0	+	+	-	0

【図9】

